El ASML con sede en los Países Bajos anunció que las primeras muestras semi-conductivas se crearon utilizando la herramienta de litografía EUV High-NA. El evento es un punto de inflexión importante no solo para ASML sino también para la tecnología EUV de alta NA en su conjunto.
“Nuestro sistema EUV de alta NA en Veldhoven presionó el semiconductor nanométrico superior del mundo. Se realizó operación de operación, óptica, sensores y etapas después de un proceso de calibración aproximada. Luego planeamos llevar el sistema al sistema completo y obtener los mismos resultados en el campo .
Actualmente, el ASML solo ha creado tres sistemas de litografía de alto EUV NA. Uno fue enviado en la sede de ASML en Veldhoven (Países Bajos), y el otro fue enviado a la fábrica American D1X cerca de Intel's Hillsboro, Oregon. El tercero se creará en IMEC, el principal Instituto de Investigación de Semiconductores en Bélgica.
parece ser la primera compañía en anunciar la producción exitosa de una muestra utilizando el EUV High-NA , un hito importante para toda la industria de semiconductores ASML tiene como objetivo usar el navegador Twinscan Exe: 5000 solo para investigar y mejorar la tecnología.
En contraste, Intel planea usar Twinscan Exe: 5000 para aprender a usar litografía EUV con altas aberturas numéricas para la producción en masa de chips. El navegador se utilizará para proyectos de I + D utilizando tecnología de procesamiento Intel 18a registrada (clase de 1.8 nm). Sin embargo, el navegador de nueva generación Twinscan Exe: 5200 está planeado para usarse en la producción de chips de acuerdo con la tecnología de proceso 14A (clase de 1,4 nm).
Equipado con 0.55 ópticas de apertura numérica, el navegador ASML Twinscan exe: 5200 está diseñado para hacer las propiedades de chip de 8 nm, que es una mejora importante en comparación con los sistemas EUV existentes que proporcionan una resolución de 13 nm. La nueva tecnología reduce el tamaño del transistor en 1,7 veces en comparación con los dispositivos EUV bajo en NA y aumenta la densidad del transistor en 2.9 veces por pose.
Los navegadores de bajo NA también pueden obtener una resolución en este nivel, pero requieren un método de patrón binario más costoso. Para la producción de chip de acuerdo con los estándares inferiores a 3 nm, que está planeado para comenzar la producción en masa en 2025-2026, es necesario cambiar a sistemas con litografía EUV alta en NA. El uso de litografía EUV alta en NA elimina la necesidad de dos transiciones con dos plantillas, optimizando así los procesos de producción, potencialmente aumenta la productividad y reduce los costos de producción. Por otro lado, el costo de cada uno de los vehículos NA altos aumenta a 400 millones de dólares y tiene desventajas que dificultan cambiar a procesos más desarrollados.
