L'ASML basée aux Pays-Bas a annoncé que les premiers échantillons semi-conducteurs avaient été créés à l'aide de l'outil de lithographie EUV haute NAU. L'événement est un tournant important non seulement pour l'ASML mais aussi pour la technologie EUV élevée dans son ensemble.
«Notre système EUV élevé à Veldhoven a pressé le semi-conducteur nanométrique du top 10 du monde. Le fonctionnement de rendu, l'optique, les capteurs et les étapes ont été fabriqués après un processus d'étalonnage rugueux. Ensuite, nous prévoyons d'amener le système à des performances complètes et d'obtenir les mêmes résultats sur le terrain .
Actuellement, l'ASML n'a créé que trois systèmes de lithographie High Na EUV. L'un a été envoyé au siège de l'ASML à Veldhoven (Pays-Bas), et l'autre a été envoyé à l'usine American D1x près d'Intel's Hillsboro, Oregon. Le troisième sera créé dans l'IMEC, le principal institut de recherche semi-conducteurs en Belgique.
semble être la première entreprise à annoncer la production réussie d'un échantillon en utilisant le EUV haute NAU , une étape importante pour toute l'industrie des semi-conducteurs ASML vise à utiliser le navigateur Twinscan EXE: 5000 uniquement pour étudier et améliorer la technologie.
En revanche, Intel prévoit d'utiliser Twinscan EXE: 5000 pour apprendre à utiliser la lithographie EUV avec des ouvertures numériques élevées pour la production de masse de puces. Le navigateur sera utilisé pour les projets de R&D à l'aide de la technologie de traitement Intel 18A enregistrée (classe 1,8 nm). Cependant, le navigateur de nouvelle génération Twinscan EXE: 5200 devrait être utilisé dans la production de puces selon la technologie de processus 14A (classe de 1,4 nm).
Équipé d'une optique d'ouverture numérique 0,55, le navigateur ASML Twinscan EXE: 5200 est conçu pour fabriquer les propriétés de la puce de 8 nm, ce qui est une amélioration importante par rapport aux systèmes EUV existants qui fournissent une résolution de 13 nm. La nouvelle technologie réduit la taille du transistor de 1,7 fois par rapport aux dispositifs EUV faibles et augmente la densité du transistor de 2,9 fois par pose.
Les navigateurs de NA faibles peuvent également obtenir une résolution à ce niveau, mais nécessitent une méthode de modèle binaire plus coûteuse. Pour la production de CHIP selon des normes inférieures à 3 nm, qui devraient démarrer la production de masse en 2025-2026, il est nécessaire de passer aux systèmes avec une lithographie EUV élevée. L'utilisation de la lithographie EUV haute NA élimine le besoin de deux transitions avec deux modèles, optimisant ainsi les processus de production, augmente potentiellement la productivité et réduit les coûts de production. D'un autre côté, le coût de chacun des véhicules NA élevé augmente à 400 millions de dollars et présente des inconvénients qui rendent difficile le passage à des processus plus développés.
